kunalg123/vsdflow

**在UBUNTU上安装和运行的步骤：** 1. sudo apt-get install git 2. git clone https://github.com/kunalg123/vsdflow.git 3. cd vsdflow 4. chmod 777 opensource_eda_tool_install.sh 5. ./opensource_eda_tool_install.sh **给新手的注意事项：** 此流程已在全新的UBUNTU安装上测试过。 **给经验丰富的UNIX用户的注意事项：** 其中包含大量`sudo apt-get`和`sudo remove`命令，因此您可能希望在运行前先检查一下。 6. ./vsdflow spi_slave_design_details.csv 7. ./vsdflow picorv32_design_details.csv **在CENTOS上安装和运行的步骤：** 首先使用以下命令以root身份登录（重要） su - 然后按照以下步骤操作 1. sudo yum install git 2. git clone https://github.com/kunalg123/vsdflow.git 3. cd vsdflow 4. chmod 777 opensource_eda_tool_install_centos.sh 5. sudo ./opensource_eda_tool_install_centos.sh **给新手的注意事项：** 此流程已在全新的CENTOS 7安装上测试过。 **给经验丰富的UNIX用户的注意事项：** 其中包含大量`sudo yum`命令，因此您可能希望在运行前先检查一下。 6. ./vsdflow spi_slave_design_details.csv 7. ./vsdflow picorv32_design_details.csv **在Ubuntu和CENTOS上测试'vsdflow'的步骤：** 1. cd outdir_spi_slave 2. qflow display spi_slave **已安装的工具列表：** 1. Yosys - RTL综合 2. blifFanout - 高扇出网络综合 3. graywolf - 布局 4. qrouter - 详细布线 5. magic - VLSI版图工具 6. netgen - LVS 7. OpenTimer和OpenSTA - 静态时序分析工具 'vsdflow'也是迄今为止为学习基于EDA的TCL脚本编写的最佳实用工具...很难找到一个像它这样有详细视频讲解的工具。'vsdflow'在以下两门TCL脚本课程中有详细讲解，因此您可能想要了解一下： TCL脚本编程 第一部分： []() TCL脚本编程 第二部分： []() 这门课程已经达到了一个水平，据我所知，VLSI行业的经理们会要求他们的团队只通过这门课程和'vsdflow'来学习TCL。 VSDFLOW是一个自动化解决方案，面向程序员、爱好者和小规模半导体技术创业者，他们可以用RTL语言构思自己的想法，并使用VSD（RTL到GDS）流程将设计转化为硬件。VSDFLOW完全使用OPHW工具构建，用户以Verilog形式提供输入RTL。此后，VSDFLOW接管控制，对RTL进行综合（使用Yosys）。 综合后的网表被送入布局布线工具（Qflow），最后使用静态时序分析工具（使用Opentimer）进行签核。流程的输出是您的设计的GDSII版图以及性能和面积指标。VSDFLOW还为工作在设计流程不同层次的用户在各个阶段提供了钩子。它已在30k实例规模的设计（如ARM Cortex-M0、RISC-V picorv32）上通过测试，并且可以通过使用层次化或粘合逻辑进一步测试百万级实例规模的设计。 要理解'vsdflow'的操作，需要一些关于VLSI后端设计的背景知识，因此这里推荐3门重要课程：（可以咨询您的面试官，他们可能会推荐这些课程）： 物理设计流程： []() 静态时序分析 - 第一部分： []() 静态时序分析 - 第二部分： []() 就是这样...编写您的第一个TCL脚本，从基础到高级再到专家级别学习它，从EDA角度应用它，那么您就为求职或面试做好了准备... 祝一切顺利，学习愉快！

标签：ARM Cortex-M0, CentOS, EDA工具, GDSII, RTL合成, TCL脚本, Verilog设计, VLSI, 二进制发布, 半导体创业, 半导体设计, 多实例设计, 学习教程, 工具安装, 布局布线, 开源EDA, 开源工具, 性能指标, 技术栈, 电路设计, 硬件描述语言, 硬件自动化, 自动化流程, 集成电路, 静态时序分析, 面积优化